마감
[신입/경력] SoC Digital Design 엔지니어 모집 □ 모집분야
| 분야 | 내용 | ||
| SoC RTL 설계 | 담당 업무 | Basic | • Verilog-HDL을 이용한 RTL 설계 |
| • Verilog test-bench 작성 및 C code를 사용한 Simulation | |||
| • SoC Top integration / verification | |||
| • SoC Top block design / verification | |||
| (clock & reset generation, test mode, IO mux) | |||
| • Sub-system 및 u-Architecture design / integration / verification | |||
| • SoC (Digital) Design Flow (Lint, Synthesis, LEC, STA) | |||
| Advance | • ARM IP (CPU, NoC) handling / integration / verification | ||
| • High-Speed Interface IP handling / integration / verification | |||
| • AMBA protocol base IP (DMA, FIFO, Async-bridge, etc.) design / verificstion | |||
| 우대 사항 | 공통 | • Work-style with Responsible, Pro-active and Systematic approach | |
| 신입 | • Verilog-HDL에 대한 이해 및 경험 | ||
| 경력 | • SoC full-chip top engineering 경험 보유자 | ||
| • SoC Design Flow 전반에 대한 경험 보유자 (specification / design / test / FA) | |||
| • System Verilog 및 UVM 경험 보유자 | |||
| • ARM architecture 경험 보유자 | |||
| • PCIe, UFS, USB 등 High Speed Interface 경험 보유자 | |||
| • DDR controller integration / validation 경험 보유자 | |||
□ 자격 요건
- 학사 이상
- 나이/성별 무관
□ 근무조건
- 형태 : 정규직 (수습기간 3개월)
- 일시 : 주 5일(월~금) 유연근무제
- 급여 : 대졸 신입사원 기준 3,700~3,800만원
- 지역 : 경기도 성남시 분당구 판교로 255번길 35, B동 603호
□ 접수기간 외
- 기간 : 2021년 10월 14일 ~ 10월 31일
- 방법 : 자사양식 입사지원서 작성 후 이메일 접수 (HR@gaonchips.com)
* 입사지원서 양식은 게시물 상단 첨부파일 참조
- 절차 : 서류전형 < 면접전형 < 최종합격